RISC-V CPU скомпилирован в веса Qwen3.5

🤖 RISC-V CPU скомпилирован в веса Qwen3.5

Divyansh Agrawal собрал Qwenputer: к Qwen3.5-4B добавлены 11 слоёв, собранных компилятором в детерминированный 32-битный RISC-V CPU. RAM — состояние Gated DeltaNet: при gate=1 и beta=1 one-hot-ключи пишут и читают строки матрицы 1-в-1, обучения нет. По данным автора, CPU проходит riscv-tests и исполняет C и MicroPython в forward pass.

🌍 Детерминированную логику скомпилировали в веса production-модели без дообучения: линейные RNN-слои стали адресной RAM, как в fast weight programmers. Рассуждения, спрятанные в RNN-состоянии, могут уходить от мониторинга chain-of-thought.

👤 Чекпоинт 18,8 GB — на Hugging Face (divagr1925/Qwen3.5-4B-Qwenputer, Apache-2.0), запускается на одном 24 GB GPU через обычный transformers. Минус: каждая инструкция CPU стоит несколько токенов, счёт идёт на секунды.

Источник 1: https://divagr.com/blog/qwenputer Источник 2: https://github.com/divagr18/qwenputer