31 августа 2026 года китайская компания Hanxu Technology (寒序科技), которая, по данным СМИ, была создана в августе 2023 года при Центре прикладной магнетики Пекинского университета, представила архитектуры uHBM и uLPU для инференса больших языковых моделей. Базовый кристалл Compute-Memory Die совмещает энергонезависимую магниторезистивную память Persistent MRAM и матрично-векторные вычисления: веса модели постоянно резидентны в памяти, а через границу кристалла проходят только низкомерные векторы активаций. Для первого поколения uHBM заявлены расчётные цели — до 24 ТБ/с внутрикристального чтения и свыше 2000 токенов/с при декодировании мультимодальной модели на 4 млрд параметров, причём оба числа компания называет проектными, а не измеренными. Единственное пока независимое измерение относится к другому чипу, SpinPU-ED01, прошедшему стороннюю проверку.

Что произошло

Анонс оформлен как архитектурная линейка, а не готовый продукт. Ядро — кристалл Compute-Memory Die, в котором массив Persistent MRAM соседствует с матрично-векторными вычислительными блоками: веса модели записываются в магниторезистивную память и остаются резидентными, поэтому на кристалл входят и из него выходят только низкомерные векторы активаций. Помимо кристалла uHBM-Die линейка включает чип uLPU, модули памяти, 2U-лоток на 16 чипов uLPU и стоечную систему; заявлены интерфейсы UCIe, LPDDR5X и GDDR7. Для первого поколения uHBM названы расчётные показатели — полоса внутрикристального чтения до 24 ТБ/с и цель свыше 2000 токенов/с при декодировании мультимодальной модели на 4 млрд параметров; оба числа обозначены как проектные.

Контекст

Понимать анонс помогает устройство нагрузки: на decode-фазе генерации каждый следующий токен требует повторного прочтения миллиардов весов модели, поэтому нагрузка read-intensive и упирается не в вычисления, а в перенос весов — это ограничение называют «стеной памяти» (memory wall). Индустрия до сих пор отвечала расширением каналов и приближением памяти к вычислениям: HBM3E в GPU-системах, LPU у Groq, LPDDR5X-PIM у Samsung — всё это варианты processing-in-memory. MRAM ложится на задачу иначе: бит хранится направлением намагниченности двух ферромагнитных слоёв через магнитный туннельный переход, ток утечки почти нулевой, переключение занимает наносекунды, а ресурс перезаписи практически не ограничен — в отличие от флеш-памяти. Новизна анонса Hanxu скорее системная, чем алгоритмическая: по отдельности «стена памяти» и processing-in-memory известны давно, но связка энергонезависимой MRAM, постоянно резидентных весов и матрично-векторных вычислений на том же кристалле — новая промышленная конфигурация.

Почему это важно для индустрии

Для индустрии это заявка на новый класс железа против «стены памяти» decode-фазы: если архитектура переживёт tape-out, на рынке полосы пропускания для инференса появится конкурент HBM, а заявленная внутрикристальная полоса задаст новый класс ценовых ориентиров для decode-систем и создаст давление на рынок HBM. Для builders это потенциальный путь к удешевлению latency-критичного инференса и возможным «fast decode»-эндпоинтам у облачных провайдеров. Сегодня коммерческий эффект практически нулевой: продукта, цен и клиентов нет, а ценность анонса — в повестке: направление «вычисления на магнитной памяти» получило конкретный пример с верифицированным инженерным прототипом, поэтому класс «резидентные веса в памяти» стоит включить в watchlist при планировании следующего поколения inference-инфраструктуры. Контрольная точка — tape-out первого uLPU и первые измеренные метрики инженерного образца.

Почему это важно для пользователей

Для читателя новость показательна как пример того, как железо проектируют под конкретное свойство больших моделей, а не как универсальный апгрейд. Если технология дойдёт до серийных продуктов, эффект почувствуют пользователи latency-чувствительных сценариев — голосовых ассистентов, агентных систем и стриминга в реальном времени: ответы станут быстрее, а быстрые режимы декодирования у провайдеров, вероятно, подешевеют. Прямой пользы сегодня нет: SDK, API, цен, сроков и developer-доступа не существует, поэтому архитектура пока не опция для продукта или закупки, а ориентир того, куда движется инференсное железо и на что смотреть при выборе провайдера в следующих циклах.

Что пока неизвестно / ограничения

Ключевые заявленные цифры компания прямо называет расчётными, а не измеренными: академической статьи, методики расчёта и сравнения с HBM3E или Groq LPU в источниках нет. Числа при этом внутренне согласованы: декодирование модели на 4 млрд параметров при 16-битных весах требует порядка 8 ГБ чтения на токен, и на скорости 2000 токенов/с это около 16 ТБ/с чтения весов — один порядок с заявленной полосой, так что оценка, похоже, опирается на инженерную модель, а не на случайное маркетинговое число. Единственный независимый фактический якорь относится к другому чипу: SpinPU-ED01 со 120 банками MRAM прошёл стороннюю проверку — измерена плотность полосы 0,105 ТБ/(мм²·с), выполнен сквозной инференс модели и 24 часа стабильной работы, но это другой чип и другая метрика, а не показатели uHBM. Линейка существует на уровне архитектурного дизайна, первое инженерное поколение находится в предфабричном конвейере, техпроцесс, сроки и цены не объявлены, поэтому до результатов tape-out любые сопоставления с HBM3E остаются гипотетическими.

Источники

Автор

Look at AI, редакция