Компания IBM продемонстрировала прототип чипа с использованием технологии вертикального наслоения транзисторов (CFET/nanostack), что позволяет кратно увеличить плотность компонентов и производительность полупроводников.
Что произошло
IBM разработала прототип чипа с архитектурой nanostack, использующей вертикальное наслоение транзисторов (CFET). Новая технология позволяет разместить около 100 миллиардов транзисторов на площади размером с ноготь, что вдвое превышает плотность компонентов технологий 2021 года. При этом заявлено повышение производительности на 50% и энергоэффективности на 70% при сохранении температуры процесса ниже 400 °C.
Контекст
Традиционное развитие полупроводников опиралось на горизонтальное уменьшение размеров транзисторов, однако физические пределы кремниевой электроники постепенно ограничивают этот путь. Переход к вертикальной интеграции (nanostack) позволяет обойти данные ограничения и сохранить экспоненциальный рост вычислительной мощности.
Почему это важно для индустрии
Для полупроводниковой отрасли это означает фундаментальный сдвиг от горизонтального масштабирования к вертикальному, что потенциально продлевает жизненный цикл закона Мура на 10–15 лет. Это снижает долгосрочные риски замедления прогресса в производстве чипов и меняет подходы к проектированию специализированных ускорителей.
Почему это важно для пользователей
Для конечных пользователей и разработчиков это открывает путь к созданию следующего поколения сверхмощных и энергоэффективных процессоров. Технология найдет применение в высоконагруженном инференсе для дата-центров, а также в Edge AI-устройствах, обеспечивая кратный рост производительности без критического роста энергопотребления.
Что пока неизвестно / ограничения
На текущем этапе представлена демонстрация работоспособного прототипа, которая пока не влияет на доступное в продакшене железо. Требуется дальнейшее подтверждение масштабируемости технологии в промышленных объемах и детализация дорожной карты массового производства.
Источники
Автор
Look at AI, редакция